課程資訊
課程名稱
交換電路與邏輯設計
SWITCHING CIRCUIT AND LOGIC DESIGN 
開課學期
99-1 
授課對象
積體電路設計第二專長學程  
授課教師
吳安宇 
課號
EE2012 
課程識別碼
901 32300 
班次
01 
學分
全/半年
半年 
必/選修
必修 
上課時間
星期四6(13:20~14:10)星期五7,8(14:20~16:20) 
上課地點
電二143電二143 
備註
本系優先
總人數上限:70人 
 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

課程大綱

「交換電路與邏輯設計」課程將介紹如何以「開關」(switch)作為實現布林邏輯與設計數位電路之基本元件,並介紹如何有系統地優化交換電路(switching circuit)。

課程內容包括:
Introduction
- Number Systems and Conversion
Boolean Algebra and its Applications
- Combinational Logic Design and its Minimization
- Karnaugh Maps and Two-Level Logic Minimization
- Multi-Level Gate Circuits
- Combinational Circuit Design
- Multiplexers, Decoders, and Programmable Logic Decices
Sequential Logic Design and its Minimization
- Latches and Flip-Flops
- Registers and Counters
- Analysis of Clock Sequential Circuits
- Derivation of State Graphs and Tables
- Reduction of State Tables
- Sequential Circuit Design
- Circuits for Arithmetic Operations
Hardware Description Language: Verilog (basics)
 

課程目標
數位系統在我們的日常生活中無所不再,「交換電路與邏輯設計」課程將帶領同學們進入「零」與「壹」的世界,了解二元邏輯如何能勝任所有的計算工作。

本課程將提供其他進階課程﹝如「數位積體電路設計」、「電子設計自動化導論」、「計算機組織與架構」、「邏輯合成與驗證」、「積體電路測試」等課程﹞之入門知識。 
課程要求
預修科目:
無 
預期每週課後學習時數
 
Office Hours
每週四 15:00~17:00 
指定閱讀
 
參考書目
Textbook
Charles. H. Roth, Jr. & Larry L. Kinney, Fundamentals of Logic Design, 6th edition, CENGAGE Learning, 2010.


Reference Verilog Textbook (not required) :
1. (Major Verilog coding reference textbook) “Verilog HDL: Digital design and modeling,” Joseph Cavanagh, CRC Press, 2007.
2. (基礎)“Digital system designs and practices: Using Verilog HDL and FPGAs," Ming-Bo Lin, Wiley, 2008.
 
評量方式
(僅供參考)
 
No.
項目
百分比
說明
1. 
Homework 
18% 
 
2. 
Quiz1 
4% 
 
3. 
Midterm 
35% 
 
4. 
Quiz2 
6% 
 
5. 
Final  
35% 
 
6. 
Participation 
2% 
 
 
課程進度
週次
日期
單元主題